专业要求:
学历要求:不限
工作经验:不限
薪资待遇:面议
招聘人数:5
招聘对象: 应届毕业生
2.熟练掌握 Verilog 设计语言和较强的 RTL 设计能力;
3.熟练使用 Cadence/Synopsys 等厂家主流 Verilog 仿真工具,熟练使用Synopsys 时序和功耗分析工具;
4.熟悉数字 IC 前端 ASIC 设计流程;
5.具备良好的沟通能力和团队精神,认真严谨的工作态度。
-
工作地区: 深圳市 学历要求:本科及以上性别要求:不限
工作经验:不限薪资待遇:面议招聘人数: 若干
公司性质:国有企业公司规模:500 - 999人所属行业:电力电子
职位描述:
1、根据需求制定芯片规格,负责数字电路方案设计、RTL编码、代码综合等工作,并完成相关文档;2、参与系统调试,FPGA验证工作;3、配合测试工程师完成样片的相关测试工作;4、独立处理和解决所承担的任务,编写相应的设计文档;5、编写各种相关文档和资料。任职要求:1、本科及以上学历;2、二年以上数字集成电路设计相关经验,有实际芯片流片和量产经验;3、具有扎实的数字电路理论基础;深入理解数字集成电路的设计技术和流程;4、熟练掌握Verilog/nLint/SV中至少一种语言工具;熟练掌握NC/VCS/Model Sim中至少一种仿真工具;5、熟练掌握逻辑综合、静态时序分析、形式验证等分析工具;熟悉SHELL、TCL及PERL等脚本语言,优先考虑;6、具有良好的英语技术文档阅读能力; 7、有团队合作精神,良好的沟通能力,踏实沉稳,乐于分享,开放务实。]【福利】中午休息1小时40分钟,保证您下午精力充沛入职即缴交五险一金(公积金缴交以试用期全额工资为缴交基数,缴交比例公司和个人均为10%);统一购买人身意外伤害险;元旦、端午、五一、中秋、国庆等节假日发放300~500元节日礼金;三八妇女节***员工发放节日礼金并放假半天;生日员工享受生日礼物并参加活动;入职即享带薪年休假,春节休假逾半月;每年两天带薪假期想怎么休就怎么休;年度健康体检;年度团队旅游,优秀员工专项奖励(带薪假+奖金);团队建设专项经费3000元;结婚、生子贺礼或其他慰问金;可入深户或成都户口;六一儿童节亲子活动、趣味运动会精彩纷呈;篮球、羽毛球、乒乓球、足球、网球、羽毛球、徒步、游泳各款俱乐部应有尽有,专项奖励支持健康运动。 [详情]
我要投递简历